- 1 -

"Verfahren zur Herstellung von Ätzlöchern und/oder Ätzgräben sowie Membransensoreinheit"

Die Erfindung betrifft ein Verfahren zur Herstellung von Ätzlöchern und/oder Ätzgräben sowie eine Membransensoreinheit nach dem Oberbegriff des Anspruchs 1 bzw. 7.

#### Stand der Technik:

In der Halbleitertechnik gibt es eine Reihe von Anwendungen, bei welchen Ätzlöcher bzw. Ätzgräben vergleichsweise tief in ein Substrat hinein, z.B. in einen Wafer hinein oder gegebenenfalls vollständig durch das Substrat hindurch, erzeugt werden müssen. Insbesondere ein vollständiges Durchdringen z.B. eines Wafers ist bei den meisten Prozessen nicht ohne weiteres möglich.

Bekannt ist ein Verfahren, bei welchem ein Siliziumwafer von der Rückseite an den Stellen, an denen ein durchgehender Graben oder ein Durchgangsloch entstehen soll, bis zu einer vorgegebenen unkritischen Tiefe z.B. mit Hilfe eines KOH-Ätzprozesses geätzt wird. Anschließend werden die entstandenen Ätzstrukturen mit einem Lack, z.B. Fotolack aufgefüllt. Im Weiteren kann von der Vorderseite problemlos

- 2 -

der durchgehende Graben oder das Durchgangsloch in den Wafer geätzt werden, wobei der Lack als Ätzstopp dient und zugleich verhindert, dass Ätzmedium durch den Wafer hindurch auf die Rückseite des Wafers in einen entsprechenden Bereich der Prozessanlage bzw. die Waferklemmvorrichtung gelangen kann und dadurch der Prozess gestoppt wird bzw. die entsprechenden Einheiten verunreinigt werden.

Eine solche Vorgehensweise ist jedoch vergleichsweise aufwendig. Denn bei der Strukturierung der Wafer-Rückseite muss gleichzeitig die Vorderseite vor Beschädigungen geschützt werden. Zudem ist ein gesonderter Lackaufbringungsschritt für das Auffüllen der auf der Rückseite entstandenen Vertiefungen notwendig.

## Aufgabe und Vorteile der Erfindung:

Der Erfindung liegt die Aufgabe zugrunde, die Herstellung von Ätzlöchern und/oder Ätzgräben in einem Substrat vergleichsweise einfacher und definierter zu gestalten.

Diese Aufgabe wird durch die Merkmale des Anspruchs 1 und 7 gelöst.

In den Unteransprüchen sind vorteilhafte und zweckmäßige Weiterbildungen der Erfindung angegeben.

Die Erfindung geht zunächst von einem Verfahren zur Herstellung von Ätzlöchern und/oder Ätzgräben von auf Silizium bzw. einem Schichtaufbau Silizium/Isolator basierenden Bauteilen aus. Der Kern der Erfindung liegt nun darin, dass eine germaniumhaltige Schicht und/oder eine Germaniumschicht an der Stelle vorgesehen wird, an welcher oder in deren Umgebung ein Ätzvorgang im Silizium bzw. einem Isolator beendet werden soll, dass während des Ätzvorgangs

- 3 -

auf Germanium- und/oder Germaniumverbindungen eine Detektion durchgeführt wird und dass in Abhängigkeit von der Detektion von Germanium und/oder Germaniumverbindungen der Ätzvorgang gesteuert, insbesondere abgebrochen wird. Dieser Vorgehensweise liegt die Erkenntnis zugrunde, dass sich Germanium bzw. Germaniumverbindungen in einem Ätzvorgang vergleichsweise gut in Bezug auf Ätzprodukte bei der Ätzung von Silizium oder im Halbleiterbereich üblicherweise eingesetzten Isolatoren detektieren lässt. Zur Detektion von Germanium oder Germaniumverbindungen kann ein Massenspektrometer oder ein optisches Emissionsspektrometer, z.B. zur Auswertung eines Ätzplasmas eingesetzt werden.

Beispielsweise wird in einem Ätzplasma basierend auf Fluor-Chemie mit einem optischen Emissionsspektrometer nach dem Auftreten einer GeF $_{\rm x}$ -Linie überwacht, um das Erreichen einer Germanium- bzw. germaniumhaltigen Schicht feststellen zu können. Das Auftauchen einer diesbezüglichen Linie im Spektrum kann als "Stoppkriterium" für den Ätzprozess eingesetzt werden, nämlich dann, wenn entsprechende Ätzgräben oder Ätzlöcher bis zu der entsprechenden Germanium- bzw. germaniumhaltigen Schicht in z.B. einen Wafer eingebracht werden sollen.

In einer besonders bevorzugten Ausgestaltung des erfindungsgemäßen Verfahrens wird auf der Rückseite eines Siliziumwafers die Germanium- und/oder germaniumhaltige Schicht aufgebracht. Durch diese Maßnahme kann mit üblichen Plasmaätzprozessen ein Ätzgraben (Trench) oder ein Loch durch den kompletten Wafer hindurch geätzt werden, wobei mit der Detektion von Germaniumätzprodukten das vollständige Durchätzen durch den Wafer leicht festgestellt werden kann. In diesem Moment wird vorzugsweise der Ätzvorgang gestoppt, so dass auf die Rückseite des Wafers nach wie vor kein vollständiger Durchgang vorhanden ist. Vielmehr stellt die Germaniumschicht eine Schutzbarriere dar, so dass kein

- 4 -

Ätzmedium z.B. zu einer Waferklemmvorrichtung auf der Rückseite des Wafers gelangen kann bzw. eine Halterung des Wafers z.B. mit einem Vakuumchuck nach wie vor möglich ist.

Vorzugsweise wird nach Beendigung des Ätzvorgangs bis zur Germanium- und/oder germaniumhaltigen Schicht diese vollständig entfernt. Eine Germaniumschicht oder eine germaniumhaltige Schicht lässt sich beispielsweise selektiv zu Silizium bzw. gängigen in der Halbleitertechnik eingesetzten Isolatoren mit Hilfe von Wasserstoffperoxid oder wasserstoffperoxidhaltigen Ätzlösungen entfernen.

Eine Germanium- bzw. germaniumhaltige Schicht z.B. eine germaniumhaltige Siliziumschicht (SiGe) kann mittels CVD (Chemical Vapor Deposition) oder PECVD (Plasma Enhanced Chemical Vapor Deposition) abgeschieden werden, sofern dies sich mit dem Gesamtprozess, insbesondere vorangehenden Prozessschritten verträgt. Eine Germanium- oder germaniumhaltige Schicht kann auch aufgesputtert werden, was bei vergleichsweise geringeren Temperaturen möglich ist. Bei einer Schichterzeugung mittels Sputtern besteht außerdem die Möglichkeit, eine Germanium- bzw. germaniumhaltige Schicht mit weiteren Schichten in einem vorteilhaften Schichtsandwich zu kombinieren. Beispielsweise kann die Germanium- bzw. germaniumhaltige Schicht mit einer Metalldeckschicht, wie z.B. Wolfram-Titan versehen werden. Dies hat Vorteile im Hinblick auf eine Kontaminationsprävention.

Eine auf der Rückseite eines Wafers angebrachte Germaniumund/oder germaniumhaltige Schicht kann z.B. auch für die
Vereinzelung von elektronischen Bauteilen aus dem Wafer
vorteilhaft eingesetzt werden, indem im Wafer bis zur
Germaniumschicht vollständig durchdringende Gräben erzeugt
werden und in einem nachfolgenden Schritt die
Germaniumschicht entfernt wird, wodurch Einzelbauteile
entsprechend der Ätzgräben entstehen, da ein Zusammenhalt

- 5 -

durch die rückseitige Germanium- und/oder germaniumhaltige Schicht nach deren Entfernung nicht mehr gegeben ist.

In einer überdies bevorzugten Ausgestaltung der Erfindung wird die Germanium- und/oder germaniumhaltige Schicht in einem Schichtaufbau vergraben. In diesem Aufbau kann die Germanium- und/oder germaniumhaltige Schicht gezielt als "Ätzstopp"-Schicht eingesetzt werden, indem bei Ätzvorgängen in einer darüber angeordneten Schicht bzw. mehreren darüber angeordneten Schichten (die kein Germanium enthalten) nach Germanium- bzw. Germaniumverbindungen detektiert wird. Auf diese Weise können z.B. "Trench-Ätz-Prozesse" oder Ätzprozesse zur Erzeugung einer Kaverne definierter vorgenommen werden.

Diese Vorteile lassen sich insbesondere bei einer Membransensoreinheit mit einem Träger aus Silizium oder einem Schichtaufbau Silizium/Isolator, die zur Ausbildung einer Sensorelementstruktur für einem Sensor eine flächige Membran umfasst, erzielen, wenn erfindungsgemäß im Schichtaufbau eine Germanium- und/oder germaniumhaltige Schicht vorgesehen ist.

Eine vergrabene Germanium- und/oder germaniumhaltige Schicht im Schichtaufbau kann gleichzeitig als eine Bauteilfunktionsschicht benutzt werden. Beispielsweise lässt sich diese Schicht als Membran einsetzen, die in einem oder mehreren Ätzprozessen durch Entfernen von angrenzendem Material, wie z.B. Silizium oder siliziumhaltigen Oxiden entsteht. Ein solcher Vorgang ist durch die vergleichsweise exakte Detektierbarkeit des Erreichens der Germanium-und/oder germaniumhaltigen Schicht zuverlässig möglich.

Prinzipiell kann eine Germanium- und/oder germaniumhaltige Schicht für die Kontrolle eines lateralen und/oder vertikalen Ätzprozess auf einem Substrat zur Anwendung kommen.

- 6 -

#### Zeichnungen:

Ein Ausführungsbeispiel der Erfindung ist unter Angabe weiterer Vorteile und Einzelheiten anhand der nachfolgenden Zeichnungen beschrieben. Es zeigen

Figur 1 bis 6 in schematischen Schnittbildern sechs
Prozessstadien eines auf wesentliche
Schritte vereinfachten Prozesslaufs am
Beispiel der Herstellung eines piezoresistiven Kraftaufnehmers in SOI
(Silicon On Isolator)-Technik.

In Figur 1 ist im Schnitt ein SOI-Wafer 1 dargestellt. Der SOI-Wafer 1 besteht aus Funktionssilizium 2 und einer SOI-Oxid-Schicht 3 auf Bulksilizium 4.

In Figur 2 ist der Schichtaufbau nach der Strukturierung des Funktionssiliziums 2 in Teilbereiche 2a mit Hilfe einer Fotolackmaske 5 durch einen anisotropen Ätzprozess gezeigt. Die Funktionsschicht 2 wurde bis zur SOI-Oxidschicht 3 getrencht (durchgeätzt).

Figur 3 zeigt ein Prozessstadium nach folgenden Schritten:

Die Lackmaske 4 wurde entfernt. Zwischen den Funktionssiliziumbereichen 2a wurden mit einem Fülloxid 6 die "getrenchten" Bereichen 7 aufgefüllt und das Fülloxid 6 in Kontaktbereichen 8 über einen weiteren Masken/Fotolithografieschritt wieder geöffnet. In zwei nachfolgenden Sputterschritten wurden zum einen die Metallisierung für die Kontakte 8 auf der Vorderseite und zum anderen eine Germaniumschicht 9 auf der Rückseite des Waffers 1 aufgesputtert. Über einen weiteren Masken/Fotolithografieprozess wurde die Kontaktebene in einem z.B. Metalltrockenätzprozess strukturiert. Als Resultat

- 7 -

dieser Prozessreihe verbleibt das strukturierte Kontaktmetall 8.

Das Schnittbild nach Figur 4 ergibt sich nach folgenden weiteren Prozessschritten:

Auf den Schichtaufbau wurde eine PECVD-Schutzoxidschicht 10 aufgebracht und über einen Fotolithografieprozessschritt die Bereiche definiert, an denen durch den Wafer 1 hindurch ein "Trench" (Ätzgraben) geätzt werden soll. Für das Ätzen eines Trench 11 können übliche "Trenchprozesse" eingesetzt werden. Im vorliegenden Beispiel wurde der Trench 11 durch den Schichtaufbau dürnnes Schutzoxid 10, Fülloxid 6, Funktionssilizium 2a, dünnes SOI-Oxid 3 und dickes Bulksilizium 4 hindurchgeätzt. Es verbleibt ein "Tief-Trench" 11 durch den Wafer 1, der jedoch an der Germanium-Schicht 9 endet, weil dort der Ätzprozess durch die Detektion der Germaniumschicht im Ätzprozess abgebrochen wurde.

In Figur 5 ist der zum Sägen auf "Blue-Tape" 12 fixierte Wafer mit einer bereits gesägten Sägestraße 13 abgebildet. Der Wafer 1 wurde hierfür mit der Vorderseite auf dem "Blue-Tape" fixiert.

Figur 6 zeigt das Prozessstadium bei entfernter Germaniumschicht 9. Hierfür kann z.B. eine Wasserstoffperoxid-Lösung beispielsweise in der Art eines Sprühentwicklers zum Einsatz kommen. Nach dem Entfernen der Germaniumschicht können dann die einzelnen auf dem Wafer entstandenen Bauelemente durch Entnehmen vom "Blue-Tape" 12 vereinzelt werden.

- 8 -

### Schutzansprüche:

- 1. Verfahren zur Herstellung von Ätzlöchern und/oder Ätzgräben (11) von auf Silizium bzw. einem Schichtaufbau Silizium/Isolator basierenden Bauteilen, dadurch gekennzeichnet, dass eine germaniumhaltige Schicht und/oder eine Germaniumschicht (9) an der Stelle vorgesehen wird, an welcher oder in deren Umgebung ein Ätzvorgang beendet werden soll, dass während des Ätzvorgangs auf Germanium- und/oder Germaniumverbindungen eine Detektion durchgeführt wird und dass in Abhängigkeit von der Detektion von Germanium und/oder Germaniumverbindungen der Ätzvorgang gesteuert, insbesondere abgebrochen wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Germanium- und/oder germaniumhaltige Schicht in einem Schichtaufbau vergraben wird.
- 3. Verfahren nach einem der vorhergehenden Amsprüche, dadurch gekennzeichnet, dass die Germanium- und/oder germaniumhaltige Schicht (11) auf der Rückseite eines Siliziumwafers (1) angebracht wird.
- 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Germanium- und/oder germaniumhaltige Schicht (11) nach Beendigung eines Ätzvorgangs bis zur Germanium- und/oder germaniumhaltigen Schicht entfernt wird.
- 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Germanium- und/oder germaniumhaltige Schicht gleichzeitig als eine Bauteilfunktionsschicht benutzt wird.


- 9 -


WO 2005/026041


6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass Germanium und/oder Germaniumverbindungen mit optischer Emissionsspektroskopie oder Massenspektroskopie detektiert werden.

PCT/DE2004/001449

- 7. Membransensoreinheit mit einem Träger aus Silizium oder einem Schichtaufbau Silizium/Isolator, die zur Ausbildung einer Sensorelementstruktur für einen Sensor eine flächige Membran umfasst, dadurch gekennzeichnet, dass im Schichtaufbau eine Germanium- und/oder germaniumhaltige Schicht vorgesehen ist.
- 8. Membransensoreinheit nach Anspruch 7, dadurch gekennzeichnet, dass die flächige Membran germaniumhaltig ist oder vollständig aus Germanium besteht.







# INTERNATIONAL SEARCH REPORT



			TT/DE2004/001449
A. CLASSI IPC 7	FICATION OF SUBJECT MATTER B81C1/00		
According to	o International Patent Classification (IPC) or to both national cla	assification and IPC	
	SEARCHED		
Minimum do IPC 7	bcumentation searched (dassification system followed by class B81C	sification symbols)	
Documental	tion searched other than minimum documentation to the extent	that such documents are incl	uded in the fields searched
	ternal, WPI Data, INSPEC	ata base and, where practical	, search terms used)
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT		
Category °	Citation of document, with indication, where appropriate, of t	he relevant passages	Relevant to claim No.
X	TILLACK B ET AL: "MONITORING DEPOSITION AND DRY ETCHING OF MULTIPLE STACKS" JOURNAL OF VACUUM SCIENCE AND PART B, AMERICAN INSTITUTE OF YORK, US, vol. 14, no. 1, 1996, pages 10 XP000198643	SI/SIGE TECHNOLOGY: PHYSICS. NEW	1-3,6
Y	ISSN: 1071-1023 abstract figure 3 * Paragraph "B. Etching system * Paragraph "Reactive ion etch SiGe/Si multiple stacks: Proce by optical emission spectrosco * Paragraph "Summary and conci	ning of ess control opy" *	4,5
		-/	
X Furt	her documents are listed in the continuation of box C.	χ Patent family	members are listed in annex.
"A" docume consider a filing of the citation of the citation "P" document of the citation	ent defining the general state of the art which is not dered to be of particular relevance document but published on or after the international date ent which may throw doubts on priority claim(s) or is cited to establish the publication date of another on or other special reason (as specified) sent referring to an oral disclosure, use, exhibition or means ent published prior to the international filing date but han the priority date claimed	or priority date an cited to understar invention  "X" document of partic cannot be considirated involve an invention  "Y" document of partic cannot be considirated document is commented in the art.	clished after the international filing date and not in conflict with the application but and the principle or theory underlying the sular relevance; the claimed invention ered novel or cannot be considered to we step when the document is taken alone ular relevance; the claimed invention ered to involve an inventive step when the bined with one or more other such docubination being obvious to a person skilled or of the same patent family
	actual completion of the international search		the International search report
·	2 October 2004	21/10/2	2004
Name and I	mailing address of the ISA  European Patent Office, P.B. 5818 Patentlaan 2  NL - 2280 HV Rijswijk  Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,  Fax: (+31-70) 340-3016	Authorized officer  Meister	·, M

## **INTERNATIONAL SEARCH REPORT**

International Application No
/DE2004/001449

		TET/DE2004/001449
C.(Continua	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	
Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Υ	PREMACHANDRAN C S ET AL: "A novel electrically conductive wafer through hole filled vias interconnect for 3D MEMS packaging" 2003 PROCEEDINGS 53RD. ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE. (ECTC). NEW ORLEANS, LA, MAY 27 - 30, 2003, PROCEEDINGS OF THE ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, NEW YORK, NY: IEEE, US, vol. CONF. 53, 27 May 2003 (2003-05-27), pages 627-630, XP010648307 ISBN: O-7803-7991-5 abstract Paragraph "Experimental Details" figures 2.1,3.1,3.2	4,5
X	US 6 198 098 B1 (LAOU PHILIPS) 6 March 2001 (2001-03-06) figure 2 column 5, line 45 - line 67	7,8
X	US 6 210 988 B1 (FRANKE ANDREA ET AL) 3 April 2001 (2001-04-03) figures 4-7 column 6, line 1 - column 7, line 65	7,8

## INTERNATIONAL SEARCH REPORT




Information on patent family members

International Application No
/DE2004/001449

Patent document dited in search report		Publication date		Patent family member(s)		Publication date
US 6198098	B1	06-03-2001	NONE			
US 6210988	B1	03-04-2001	US 6448622 B1 AU 3346000 A EP 1173893 A2 JP 2002534285 T WO 0042231 A2		A A2 T	10-09-2002 01-08-2000 23-01-2002 15-10-2002 20-07-2000

# INTERNATIONALER RECHERCHENBERICHT



A. KLASSII	FIZIERUNG DES	ANMELDUNGSGEG	ENSTANDES
TPK 7	R81C1/00		

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

#### B. RECHERCHIERTE GEBIETE

Recherchiærter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
IPK 7 B81C

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der Internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

EPO-Internal, WPI Data, INSPEC

Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.  1-3,6	
X	TILLACK B ET AL: "MONITORING OF DEPOSITION AND DRY ETCHING OF SI/SIGE MULTIPLE STACKS" JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, Bd. 14, Nr. 1, 1996, Seiten 102-105, XP000198643 ISSN: 1071-1023 Zusammenfassung		
Y	Abbildung 3  * Paragraph " B. Etching system" *  * Paragraph "Reactive ion etching of SiGe/Si multiple stacks: Process control by optical emission spectroscopy" *  * Paragraph "Summary and conclusions" *  -/	4,5	

Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entrachmen	Siehe Anhang Patentfamilie
<ul> <li>Besondere Kategorien von angegebenen Veröffentlichungen :</li> <li>"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist</li> <li>"E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anme Idedatum veröffentlicht worden ist</li> <li>"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)</li> <li>"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht</li> <li>"P" Veröffe ntlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist</li> </ul>	<ul> <li>*T* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritälsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist</li> <li>*X* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden</li> <li>*Y* Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist</li> <li>*&amp;* Veröffentlichung, die Mitglied derselben Patentfamilie ist</li> </ul>
Datum des Abschlusses der internationalen Recherche  12. Oktober 2004	Absendedatum des internationalen Recherchenberichts  21/10/2004
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni,	Bevollmächtigter Bediensteter  Moiston M
Fax: (+31-70) 340-3016	Meister, M

# INTERNATIONALER RECHERCHENBERICHT



		10170220	104/001449
C.(Fortsetz Kategorie*	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN		Ind. Asset 100
	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht komm	enden Telle	Betr. Anspruch Nr.
Y	PREMACHANDRAN C S ET AL: "A novel electrically conductive wafer through hole filled vias interconnect for 3D MEMS packaging" 2003 PROCEEDINGS 53RD. ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE. (ECTC). NEW ORLEANS, LA, MAY 27 - 30, 2003, PROCEEDINGS OF THE ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, NEW YORK, NY: IEEE, US, Bd. CONF. 53, 27. Mai 2003 (2003-05-27), Seiten 627-630, XP010648307 ISBN: 0-7803-7991-5 Zusammenfassung Paragraph "Experimental Details" Abbildungen 2.1,3.1,3.2		4,5
X	US 6 198 098 B1 (LAOU PHILIPS) 6. März 2001 (2001-03-06) Abbildung 2 Spalte 5, Zeile 45 - Zeile 67		7,8
	US 6 210 988 B1 (FRANKE ANDREA ET AL) 3. April 2001 (2001-04-03) Abbildungen 4-7 Spalte 6, Zeile 1 - Spalte 7, Zeile 65		7,8

## INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlik gen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen /DE2004/001449

Im Recherchenbericht angeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
US 6198098	B1	06-03-2001	KEII	NE	
US 6210988	B1	03-04-2001	US AU EP JP WO	6448622 B1 3346000 A 1173893 A2 2002534285 T 0042231 A2	10-09-2002 01-08-2000 23-01-2002 15-10-2002 20-07-2000